| 网站首页 | 下载中心 | 雁过留声 | 电子入门 | 电子制作 | 家电影音 | 卫星电视 | 电子网址 | 电子资料 | 
Google
 
您现在的位置: 电子爱好者 >> 电子入门 >> 元件电路 >> 数字电路 >> 正文 用户登录 新用户注册
专 题 栏 目

最 新 热 门
最 新 推 荐
相 关 文 章
组合逻辑电路
其它集成逻辑门电路
逻辑函数化简
逻辑代数运算

[图文]其它编程逻辑器件           ★★★
其它编程逻辑器件
发布者:imefan 文章来源:本站原创 点击数: 更新时间:2008-2-7 13:41:10

高密度可编程逻辑器件(HDPLD)简介

一、基本情况

 1.发展基础:从门阵列的基础上发展起来;

 2.内部基本电路:集成电路内部集成了一系列的逻辑门、触发器和大量的可编程“与”阵列、可编程“或”阵列;

 3.所采用的集成工艺CMOS技术、UVEPROM、EEPROM、Flash Memory、SRAM;

 4. 使用技术用户直接对器件内部结构进行逻辑编程操作;

 5.主要特点:
  ① 逻辑功能用编程实现,使数字电子系统电路的大部分硬件设计转化为软件设计(编程);

  ② 具有众多数量的等效编程门数(几百~几百万门级),基本上可以满足各种数字电子系统的芯片化设计;

  ③ 速度很快,因为功能是由内部电路的硬件编程决定;

  ④用户不能直接使用,必须经开发软件编程→下载到具体的芯片上;

二、高密度可编程逻辑器件的分类

  按编程工艺分:熔丝和反熔丝工艺、UVEPROM工艺E2PROM、Flash Memory工艺SRAM编程工艺。

  按编程方式分:ISP方式(在系统可编程)、ICR方式(在电路配置方式)、硬件编程器编程方式。

  按器件结构分:CPLD器件、FPGA器件

  常见名称:EPLD—Erasable Programmable Logic Device

  HDPLD— High Density Programmable Logic Device

  LDPLD—Low Density Programmable Logic Device

  ispPLD—In System Programmable Programmable Logic Device

  CPLD—Complex Programmable Logic Device

  FPGA—Field Programmable Logic Device

三、高密度可编程逻辑器件的结构各公司的产品结构不一定全同,但其基本结构相似。

  高密度PLD器件的基本结构框图:

 1.I/O单元

 输入/输出电路,它包含输入、输出寄存器,三态门、多路选择器,输出摆率控制电路,边界扫描电路,其功能更加丰富。

 2. 基本逻辑单元块 BLB

  是实现逻辑功能的最小单位。注意:这部分各公司有不同的称呼,Lattice称通用逻辑阵列块(GLB—Generic Logic Block),Altrra称逻辑元素(LE—Logic Element),Xilinx称为可配置逻辑块(CLB —Configrable Logic Block)。这些基本逻辑单元块的规模也各不相同,规模大时将对设计方便。使用时,要根据不同的系统大小要求来选择。

 3. 可编程互连资源(PI—Programmable Interconnect)

  它将各单元描述的功能连接起来,构成一个完整的数字系统,并将输入/输出连接到具体的I/O单元。这部分的设计需要经验和工艺,PI设计的好坏将关系到PLD的使用效率,PLD器件的工作稳定等。

 

在系统可编程逻辑器件(ispPLD)简介

  由于在系统PLD器件种类很多,现以Lattice产品加以简介。

  Lattice的ispLSI 1016的结构框图

  共有44条引脚,等效有2000个逻辑门,双列直插式封装。

  其内部有:1个全局布线区GRP(Global Routing Pool),1个时钟分配网络二个宏块(Magablock),宏块内部又有8个通用块GLB(Generic Logic Block),1个输出布线区ORP(Output Routing Pool),1个输入总线16个I/O口,2条输入引脚;

  ispLSI1016内部信号来自I/O引脚的输入信号→输入总线→全局布线区(统一调度后) →分配给具体的GLB,而来自专用输入引脚的信号直接进入各自宏块的GLB,系统的逻辑功能主要决定于GLB。各GLB的输出可以反馈至全局布线区,也可经过布线区后再分配给具体的I/O引脚;系统时钟由时钟分配网络产生。

  GLB结构分析:它是ispLSI的标准逻辑块。

  内有:与阵列、乘积项共享阵列、可重构寄存器以及控制电路等四部分。

  与阵列:18个输入项,可编制成20个积项,乘积项共享阵列:经过共享其它或门的输出,使GLB的每个输出最多拥有20个乘积项,以满足各种逻辑设计的要求;

  可重构触发器:可以有组合形输出或经触发器后输出(重构);

  控制电路:为时钟信号,系统复位信号,以及输出使能;

  ispLSI电路的I/O单元电路:

  I/O单元的几种配置:纯输入,纯输出结构,双向I/O结构。

  ispLSI1016的编程是在计算机控制下进行的。计算机根据用户编写的源程序运行开发系统软件,产生相应的编程数据和编程命令,通过5线编程接口与ispLSI1016连接。

[1] [2] 下一页

文章录入:imefan    责任编辑:ImEfan 
  • 上一篇文章:

  • 下一篇文章:
  • 【字体: 】【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口